在介绍SDRAM电路设计之前，我们先了解一下SDRAM的寻址原理。 SDRAM内部有一个存储阵列。你可以把它想象成一张桌子。与表的检索原理相同。先指定行，再指定列，就可以准确找到需要的存储单元。这就是内存芯片寻址的基本原理，这张表称为逻辑Bank。由于技术、成本等原因，不可能只构建一个全容量的Bank，并且由于SDRAM工作原理的限制，单个Bank会造成非常严重的寻址冲突，大大减少内存效率，因此在 SDRAM 内部被划分为多个 Bank。目前的SDRAM基本上有4个bank。存储阵列图如图1所示：
图1 SDRAM存储阵列示意图
图2 SDRAM管脚配置方案
图2是S3C2440A手册中提供的SDRAM Bank地址配置方案。维护系统使用的SDRAM为HY57V561620FTP-H。其规格为4*4M*16bit（两片用于配置32位总线宽度），BANK大小为4M*16=64MB，总线宽度为32位，设备大小为4*BANK size=256Mb，寄存器配置为（4M*16*4B）*2，根据图2可以看出SDRAM上的BANK地址引脚（BA[1:0]）连接到S3C2440 的 A[25:24]。
图3 S3C2440A控制地址总线连接
图3所示为寄存器控制地址总线的连接方法。我们使用2块SDRAM来配置32位总线宽度，因此SDRAM上的A[12:0]连接到S3C2440的A[14:2]引脚。具体SDRAM电路连接如图4所示：
图4SDRAM电路连接图
SDRAM的地址引脚是复用的。在读写SDRAM存储单元时，操作过程是将读写地址输入芯片两次，每次都是通过同一组地址线，两次输入芯片。这些地址分别称为行地址和列地址，锁存在芯片内部的行地址锁存器和列地址锁存器中。下面是芯片的部分信号
-->
